什么是差分对和差分信号？

hdy

差分对提供了一种新颖的路由高数据速率比特流的方法，其中每个边沿转换通常具有非常快的上升时间。高速设计中使用的差分协议是许多常见信号标准（这些标准都具有熟悉的缩写）的支柱。USB、HDMI、以太网等等都以差分对的形式进行路由，需要精心的走线设计和布线。过去，这需要对差分对的长度进行多次手动校正，以确保它们符合长度目标和阻抗公差。然而，较新的 CAD 软件可以轻松地将这些要求编码为设计规则，以确保精确的布线。

在本文中，我们将对差分信号的行为和差分对的功能进行基本概述。这些信号类型是高速信号协议中的标准，但它们也可能出现在一些较为简单的设备中，因此了解这些信号在 PCB 布局中的布线方式至关重要。我们还将提供一些关于差分对布线阻抗的更具体定义，以及噪声在差分对中的作用机制，希望新晋设计人员能够更好地理解差分协议的重要性。

差分信号基础知识

差分对非常简单：它们由两条并排布线的走线组成，每条走线承载大小相等、极性相反的信号。在高速数字协议中，数据通过阻抗控制的PCB上的单端走线传输；每条走线都设计成具有特定的阻抗。这采用标准的阻抗控制走线设计方法，在设计好堆叠结构并选择差分对的布线层后，即可确定达到目标走线阻抗所需的宽度。

差分信号不一定由特殊类型的信号组成。所有用于传输数字数据的差分对仍然会传输二进制信息，或者使用 PAM4 等更高级的协议，可能同时传输多个比特。标准数字迹线与差分信号的区别在于，差分信号的恢复和解析方式不同。

如果我们观察差分对上传输的信号，我们实际上会发现两个极性相反但幅度相同的信号。差分线路接收器读取的信号电平正是两个信号电压之差。如下图所示。

差分对布线于均匀的接地平面上。这些差分对被假设为在表层上以阻抗控制微带线的形式布线，尽管同样的思路也适用于内层的带状线。使用差分信号工作的组件需要利用这两个信号之间的差异来解释差分线路接收器中的逻辑电平。需要注意的是，各个信号电平（V1 和 V2）仍然相对于 GND 参考点定义，而 GND 通常位于走线下方的一个平面上。换句话说，如果您愿意，可以使用示波器测量差分对两侧相对于地线的信号。

这种传输数字数据（在一对走线上传输一对极性相反的信号）的方法，是 USB、以太网、DDR 时钟和数据线等高速协议以及一些专有数字信号标准的标准。那么，差分对和差分信号如此成功的原因是什么？它又面临哪些挑战？下表总结了一些重要的优缺点：

让我们看看 PCB 的各种优点和缺点，以及它们在布线和布局中如何体现。

共模噪声抑制

无需任何滤波即可抑制共模噪声，这是差分对所独有的。共模噪声抑制的原理是，在差分对上测量两个信号之间的差值，这在特定条件下可以抵消差分对上的任何噪声。

下图示意性地显示了差分对**模噪声的抑制方法。如果噪声在适当的偏差容限内输入接收器，则接收器可以消除该噪声。

如果差分对两侧接收到的共模噪声幅度相等，则可以消除差分对上接收到的共模噪声。

需要注意的是，差分对的两侧必须接收到相同级别的噪声。这可能发生在通过电缆的自由空间布线的差分对上，所以这并非不可能发生。但这并不意味着差分对不受 PCB 上串扰的影响。例如，如果差分对布线附近有一条单端走线，它可以通过切换过程中产生的磁场将串扰脉冲耦合到两个差分对中。但是，差分对中的两条走线不会平等地接收串扰脉冲；磁场强度。结果是噪声不会在接收器处消除，并且一些噪声可能会残留在差分对的一侧。确保在单端走线和差分对之间应用适当的间距，以防止差分对的两侧接收到过大的噪声。

差分对发射的EMI

差分信号的一大优势是噪声低。当差分信号线对中的两条走线距离较近时，它们在切换过程中产生的磁场大小相等且方向相反。只要两个信号同相且幅度相同，它们产生的磁场就会相互抵消。需要注意的是，产生的磁场并非处处为零；这仅在差分信号线对之间的中心线上成立。然而，产生的磁场会很低，并且在附近的单端走线中产生的噪声会更小。

这也是差分对更适合高数据速率通道的另一个原因。高数据速率（Gbps 及更高）的串行协议在每位上都会有非常快速的边沿转换。因此，在这些快速边沿转换（高 dI/dt 事件）期间，差分对中的每条走线都会通过磁场发射出强烈的 EMI。对于这些快速边沿速率信号，相对于附近导体的寄生电容可能会造成问题，而且信号带宽可能会跨越到高 GHz 频率。

差分对发射大小相等、方向相反的磁场，这些磁场相互抵消，可以产生比具有相同 dI/dt 的单端信号更低的电感串扰。

虽然差分对在邻近的单端信号中可能产生较低的串扰，但它们可能会在邻近的差分对布线中产生差模串扰。因此，仔细优化差分对之间的间距至关重要。虽然差分对相对而言对共模噪声具有免疫力，但它们对差模噪声并非免疫。在布线差分对时，请牢记这一点，并在差分对之间留出足够的间距，以确保它们之间的低噪声耦合。

不受地面偏移影响

在可能跨越两块电路板的长链路中使用差分对的主要原因是它们能够抵抗接地偏移。交流或直流的接地偏移可以被认为是共模噪声；它是信号中的一种扰动，会以相同的相位和幅度影响差分对的每一侧。因此，它也可以通过差分接收器消除。当行进信号穿过两个不同接地区域之间的间隙时，两个组件之间会出现阻抗不连续性。由于每个区域的地电位不同，来自源的单端信号在负载端的电压可能不同。因此，接收器将读取信号承载的正确电压，因为差分信号电平不依赖于两个不同接地区域之间的电位差。

如果您已正确创建PCB以支持高速元件和布线，则只需在整个设计中使用统一的接地平面即可实现均匀的地电位。虽然差分信号可以承受PCB中不同接地点之间的地电位偏移，但如果设计运行频率/速度足够高，需要差分对，则无论如何都应该在统一的接地平面上布线。

差分对的设计和布线

由于标准计算协议和某些外设中的差分信号以高边沿速率运行，因此通常需要阻抗控制，以防止差分对布线负载端的波反射。高速PCB设计中使用的所有差分对都需要调整差分对的两端，以确保每个极性信号同时到达接收器。以下是一些使用差分对的基本设计技巧：

• 单端和差分阻抗：差分信号标准将指定一些单端和差分阻抗要求，应满足这些要求以防止反射并确保最大功率传输到接收器组件。
• 延迟或长度匹配：线对中的走线长度应在信令标准中定义的偏差裕度内匹配，尽管对于某些标准来说，这个裕度可能相当宽裕，达到几毫米。
• 一致的间距：我的观点是，线对之间的间距应设置为不违反阻抗约束的最小值。这样做的原因是，这有助于确保发射的共模EMI尽可能低，并且由于串扰在线对中每条走线上的幅度几乎相同，因此有助于确保线对上接收到的共模噪声尽可能低。
  

对于高速信号，还有其他考虑因素，例如信号带宽和链路长度上的损耗，在选择材料和组件时应考虑这些因素。