芯片制造中的钨栓塞与铜互连

hdy

在指甲盖大小的芯片上，数十亿晶体管需要通过比头发丝细千倍的金属线连接。随着制程进入纳米级，一个看似微小的细节——连接晶体管与金属线的"接触孔"，却成为影响芯片性能的关键战场。

纳米接触孔的电阻飙升

当芯片制程进入20 nm节点时，接触孔直径缩小到20 nm时，金属接触电阻会突然暴增3倍。这是因为接触电阻与导体截面积成反比，当直径从100 nm缩小到20 nm，截面积减少了25倍！

传统钨栓塞的困境：金属钨的电阻率比铜高，在纳米级接触孔中更显劣势；接触孔深度若保持500 nm，其电阻相当于在纳米尺度上"拖着一根细长的金属丝"；在28 nm芯片中，接触电阻已占总互连电阻的40%，严重影响芯片速度与功耗。

钨栓塞的绝地反击：从"柱子"到"沟槽"

为了解决这一难题，工程师开发出两项关键技术：

• 栓塞抛光（Plug Polish Back）在32 nm节点首次实现将钨栓塞抛光至与栅极平齐，将接触孔深度从500 nm压缩到100 nm。由于电阻与长度成正比，深度缩短使接触电阻降低80%。
• 钨沟槽（Tungsten Trenches）将垂直的栓塞改为横向沟槽，接触面积扩大5-10倍。
  
  
  

抬升源漏

与钨栓塞技术同步发展的，是抬升源漏（Raised Source/Drain）技术：通过外延生长在晶体管源漏区形成凸起的硅锗（SiGe）或硅碳（SiC）层；将接触孔深度从硅衬底内部转移到抬升层，避免损伤敏感的有源区；