为什么大马士革工艺中 每两层金属间都会有氧化硅和氮化硅？

hdy

大马士革工艺（也就是现在芯片里用铜做连线的核心技术）里，每两层铜线之间要堆叠氧化硅（SiO₂）和氮化硅（Si₃N₄），其实就像“盖房子”需要不同的材料来分工合作。举个不严谨但直观的比喻：

想象你要在芯片上“铺铜线”做电路，但铜线不能直接叠在一起（会短路），中间必须用绝缘材料隔开。同时，你还要在绝缘层上“打孔”（通孔Via）让上下层铜线能连通。这时候问题来了：

问题1：怎么确保打孔的时候不会打穿到下一层？
           这时候就需要一个“保险层”，这就是氮化硅的活。

问题2：绝缘层既要绝缘又要容易加工，选什么材料？
              氧化硅这时候登场，因为它便宜又好用。



先说氧化硅（SiO₂）：干脏活累活的“打工人”

1. 绝缘主力军：

氧化硅的绝缘性能好（电阻率高），而且它和硅片本身（芯片的基底）是“亲戚”，工艺兼容性极强。比如用CVD（化学气相沉积）就能在芯片表面均匀铺一层，哪怕表面凹凸不平（比如已经有铜线凸起的地方），它也能覆盖得像“奶油涂层”一样平整。

2. 成本低，技术成熟：

从早期半导体工艺开始，氧化硅就是最常用的绝缘材料。工程师对它了如指掌——怎么沉积、怎么刻蚀、怎么控制厚度，全都有成熟方案。换别的材料（比如更高级的低k材料）反而可能翻车。

3. 但有个致命缺点：

  氧化硅太“软”了。比如在后续的化学机械抛光（CMP）步骤中，如果直接拿氧化硅当“刹车皮”，抛光机可能会磨过头，把下层铜线磨坏。这时候就需要一个更硬的层来“踩刹车”……



氮化硅（Si₃N₄）：关键时刻兜底的“狠角色”

1. 当“刹车片”——蚀刻停止层（Etch Stop Layer）：

比如你要在氧化硅层上打一个通孔（Via），让上层铜线和下层铜线连通。但光刻胶+蚀刻液可能会把氧化硅层打穿，伤到下层结构。这时候如果在氧化硅下面垫一层氮化硅，事情就简单了：

- 氮化硅对某些蚀刻剂（比如氢氟酸HF）的耐腐蚀性比氧化硅强几十倍。  
  - 工程师可以放心大胆地蚀刻氧化硅层，一旦蚀刻到氮化硅层，速度会骤降（甚至停止），相当于自动刹车，保证不会打穿到下层铜线。

2. 当“防盗门”——阻挡铜扩散：

铜原子是个“活跃分子”，如果直接接触氧化硅，时间长了会像水渗进海绵一样扩散进去，导致漏电甚至短路。氮化硅的密度高，能死死挡住铜原子乱跑（类似防盗门的作用）。

3. 当“防弹衣”——抗机械损伤：

比如在CMP抛光时，抛光头的压力很大。如果直接用氧化硅，可能被压出坑洼。而氮化硅硬度高（莫氏硬度≈9，接近钻石！），能顶住压力，保护下层结构。


为什么非要两个一起用？——分工合作才能活好

实际工艺中，这两个材料通常是叠在一起的，比如：  
下层铜线 → 氮化硅（ESL） → 氧化硅（ILD） → 氮化硅（ESL） → 上层铜线

举个具体例子（双镶嵌工艺步骤）：

1. 先铺氮化硅：在下层铜线上铺一层氮化硅（比如用PECVD沉积）。
2. 再堆氧化硅：在氮化硅上堆厚厚的氧化硅（作为绝缘层）。
3. 光刻+蚀刻通孔：用光刻胶定义通孔位置，先蚀刻氧化硅，到氮化硅层自动停。
4. 去掉氮化硅：换另一种蚀刻液（比如磷酸H₃PO₄）只把通孔底部的氮化硅打穿，露出下层铜线。
5. 接着蚀刻沟槽：再在氧化硅上挖出放铜线的沟槽。
6. 填铜+抛光：把铜填进通孔和沟槽，然后用CMP抛光，多余的铜被磨掉，但因为有氮化硅层托底，不会磨过头。

进阶问题：为什么不用单一材料？

- 如果只用氧化硅：蚀刻时容易打穿下层，CMP抛光会失控，铜还会扩散进来。

- 如果只用氮化硅：它的介电常数太高（k≈7.5），导致金属层间电容大增，芯片速度变慢，功耗飙升。氧化硅的k≈4，虽然也不算低，但比氮化硅好多了。

所以现在的折中方案是：氧化硅当主绝缘层（量大管饱），氮化硅当功能层（薄但关键）。甚至后来为了进一步降低电容，氧化硅还被换成更低k的材料（比如掺氟的SiO₂或SiCOH），但氮化硅作为蚀刻停止层的地位至今无人能撼动。

总结成一句话：

氧化硅负责“隔离”，氮化硅负责“兜底”——一个主内（绝缘），一个主外（抗造），合起来才能让铜互连既可靠又精密。 这就像盖房子时，钢筋（氮化硅）和混凝土（氧化硅）缺一不可。