IEEE SiPhotonics2025 | 通过微转印技术实现电子-光子集成线路
引言电子和光子组件在单一平台上的集成代表着满足现代计算和人工智能应用日益增长需求的关键进展。硅基光子技术(SiP)已成为光子集成的主要平台，并得到完善制造工艺的支持。随着对高带宽密度、低功耗和低延迟应用需求的扩大，光子和电子技术的密集集成变得日益重要。在这类集成系统中，电子和光子组件之间的连接必须保持短距离，以提高集成密度，减少寄生效应，并提升整体性能。
微转印技术(μTP)是一种由X-Celeprint Ltd提供许可的技术，为异质集成半导体组件到各种基板上提供了有效解决方案。这种技术能够在大面积范围内高效组装高性能组件。虽然μTP主要用于将非本征材料的器件集成到SiP平台上(如III-V族半导体和铌酸锂)，本文重点介绍如何使用μTP技术集成电子组件与光子技术，特别关注如何创建金属重分布层以连接具有超小键合垫的转印SiGe BiCMOS chiplet。图1：微转印和后金属化工艺流程图，展示了从表面准备到最终剥离的步骤。
1微转印和金属化工艺流程集成过程首先对目标晶圆或芯片进行彻底清洁，使用丙酮、异丙醇(IPA)、水和氧等离子体处理。这确保了后续步骤中的良好粘附。接下来，在目标晶圆上喷涂一层100纳米厚的二乙烯基硅氧烷-双苯并环丁烯(DVS-BCB)。经过软烘烤过程后，将电子chiplet微转印到目标晶圆上。
放置chiplet后，DVS-BCB在270°C下完全固化一小时以上，形成稳定基础。为建立与chiplet的电气连接，再喷涂一层2-3微米厚的DVS-BCB。这种材料的表面张力自然在约20微米厚的chiplet旁形成平滑坡道，这对后续金属化过程至关重要。
固化第二层DVS-BCB后，旋涂厚光刻胶，通常在chiplet上方达6微米以上厚度，在chiplet之间达12微米。通过光刻定义通孔结构，利用光刻胶回流创建倾斜侧壁，方便金属覆盖拓扑结构。过刻蚀步骤确保所有超小接触垫(20微米×20微米垫，15.8微米×15.8微米开口)都正确暴露。使用TechniClean CA25去除刻蚀后残留物，确保金属化前表面清洁。
然后通过光刻定义金属线，并使用剥离工艺形成。采用TI喷雾确保良好的剥离结果。简短的表面清洁活化表面以提高金属附着力，而倾斜的金属沉积增强了台阶覆盖率并降低了最终互连的串联电阻。图2：带扇出线的SiGe BiCMOS chiplet，展示了多连接线金属化工艺的成功实施。
2结果与性能集成chiplet的电气性能证明了金属化工艺的有效性。接地对接地电阻测量显示了优秀结果，大多数连接电阻在2欧姆以内，最高不超过4欧姆。这种低电阻连接对高速操作和信号完整性极为重要。
为评估高频性能，比较了在平坦表面和穿越20微米高chiplet的传输线的S21参数(传输特性)。图4中的比较显示，在20 GHz以下，性能几乎没有差异。在更高频率下，由于传输线穿越chiplet引入的阻抗不匹配，出现了一些差异。然而，这些差异相对较小，证明了该方法对高速应用的可行性。图3：(a)平坦表面上的金属线和(b)DVS-BCB坡道上的金属线比较，展示了穿越chiplet的过渡。
图4：S21比较图，显示平坦基板上线路与穿越chiplet线路的传输特性，在20 GHz以下性能差异最小。
3结论与未来展望成功开发用于微转印和金属化SiGe BiCMOS电子chiplet到硅基光子平台的方法，代表着电子-光子集成的重要进展。改进的金属化工艺，结合μTP的灵活性，使创建具有最小寄生效应的高性能电子-光子集成系统成为现实。
本文描述的方法解决了异质集成中的关键挑战：为薄电子chiplet上的小垫创建可靠、低电阻连接。通过形成DVS-BCB坡道并实施精细的光刻和金属化工艺，我们可以创建在基板和chiplet表面之间的显著高度差上保持良好高频性能的互连。
随着对更高带宽和更高效光学互连需求的持续增长，本文介绍的技术在下一代电子-光子集成线路中将发挥越来越重要的作用。
本文描述的工作是在"用于数据通信应用的微组装太比特/秒光收发器"(CALADAN)项目和根特大学GOA项目"片上光网络"(oNoW)的背景下进行的，突显了这些集成技术的实际应用和持续发展。
页:
[1]
