hdy 发表于 2025-5-13 23:10

90nm&65nm CMOS逻辑工艺整合



布局设计原则Pitch的定义90nm65nm
工艺模块和整合图形转移工艺光罩技术、成像技术、光阻技术材料转移工艺化学气相沉积、物理气相沉积、原子层沉积、电化学镀、旋涂、扩散、离子注入、快速热处理材料去除工艺湿法、干法、超临界等化学去除方法,刷洗等物理去除方法,化学机械抛光等物理化学方法
典型布局
双输入NAND门,是一种与非门,是一种通用逻辑门。其布局图如下PMOS面积比NMOS大,Metal1垂直于Poly,Metal2垂直于Metal1。光罩制作过程提高分辨率的途径: 光学邻近效应校正 (Optical Proximity Correction,OPC),相移掩模(Phase Shift Mask,PSM) ,离轴照明(Off-Axis Illumination,OAI) ; 减小波长,增大透镜尺寸,采用浸没式,以提高数值孔径(NA)。PSM OPC OAI
CMOS结构
初始材料制作SOI基底的方法(1) 氧离子注入再退火,该方法的离子注入损伤较大。(2) 两个表面氧化层的硅片键合,再对上面的掺杂晶圆减薄。该方法浪费晶圆较多。(3) 对掺杂晶圆先进行氢离子注入,再键合,然后从氢离子注入处切开,再抛光。该方法可控制注入损伤。
应变硅技术沟道应变的方法可分为全局应变和局部应变,进一步可分为硅锗上硅、氧化层上应变硅、源漏工程、应力衬垫。Si上沉积薄Ge层会发生原子扭曲,Ge晶格产生应变; 沉积厚Ge层则无扭曲,Ge晶格应变松弛,在SiGe界面存在位错,在此基础上外延生长的硅为拉应力。随Ge含量增加,载流子迁移率提高,饱和漏极电流增大。SOI晶圆上的全局应变硅
CMOS工艺流程STI形成起始材料湿法Pre clean,生长100A PAD OX,pre clean,沉积300A PAD SIN。pre clean,涂胶,烘烤,对准,曝光,烘烤。显影,烘烤。沟槽刻蚀,去胶。特征尺寸与光刻波长pre clean,生长沟槽衬垫氧化层。TEOS填充沟槽。pre clean,涂胶,对准,曝光,显影,烘烤。重新涂胶,然后平坦化刻蚀光刻胶和STI。CMP至SiN停止层。去除SIN再进行OX平坦化。
器件形成涂胶,N阱对准,曝光,显影,烘烤。N阱磷离子注入。锑离子注入调节阈值电压。不同作用离子注入的能量和剂量。去胶,清洗,重新涂胶。P阱对准,曝光,显影,烘烤。P阱BF2离子注入。铟离子注入,阈值电压调整。去胶。去除Pad OX,生长Gate OX。Φᴍs: 金属-半导体功函数差,Qss为氧化层电荷,氧化层电容Cᵢ=εᵢ/tᵢ,即氧化层介电常数和厚度之比,平带电压Vғʙ=Φᴍs-Qss/Cᵢ,用于抵消金属与半导体功函数差异及氧化层电荷影响,2Φғ为半导体表面达到强反型所需的表面势垒,Φғ为费米势。^1/2表示耗尽层电荷效应(此处应除以氧化层电容Cᵢ),与掺杂浓度(Nₐ)、介电常数(εs)和电子电荷(q)相关,以反映氧化层对电场的调制作用。MOS阈值电压公式及其推导

栅氧化层氮化并退火,提高介电常数,提高饱和漏电流,阻止多晶硅电极中硼离子向栅氧化层扩散。沉积无掺杂多晶硅栅电极和TEOS OX硬掩膜。涂胶,对准,曝光,显影,烘烤。刻蚀TEOS硬掩膜刻蚀多晶硅栅电极去胶,去除TEOS OX硬掩膜并清洗。多晶硅栅电极侧墙氧化,改善栅极边缘击穿和泄露。涂胶,NLDD对准、曝光、显影、烘烤对NMOS源漏区进行NLDD砷离子注入,HALO硼离子注入去胶,清洗涂胶,PLDD对准、曝光、显影、烘烤对PMOS源漏区进行PLDD硼离子注入,HALO砷离子注入去胶,清洗沉积第一侧墙,低温低应力氮化硅沉积第二侧墙,TEOS氧化硅,然后退火侧墙刻蚀掉水平方向的氧化硅和氮化硅涂胶,对准,曝光,显影,烘烤,N+砷离子注入,去胶涂胶,对准,曝光,显影,烘烤,P+二氟化硼离子注入,去胶源漏退火,pre clean,沉积镍,形成NiSi化合物。硅化物和自对准硅化物的演变: WSi2->TiSi2->CoSi2->NiSi。
polycide,silicide,salicide三者区别
退火后,Ni和Si反应形成低阻NiSi化合物,去除未反应的Ni。沉积一层氮化硅,沉积层间介质,CMP磨平。
互连技术演变金属Al->Cu (130nm)
Cu阻挡层和种子层沉积PVD-> CVD/ALD (65nm)
电镀->选择性电镀 (65nm)
抛光->低应力抛光 (65nm)
层间介质氟硅玻璃->碳硅酸盐玻璃 (90nm)->超低介电常数材料(40nm)
沉积抗反射层,涂胶,对准,曝光,显影,烘烤刻蚀抗反射层,层间介质和氮化硅,然后去胶,去除抗反射层沉积Ti/TiN,填充W磨掉通孔外的W和TiN/Ti沉积Cu扩散阻挡层(SiON或SiN),层间介质层1和抗反射层(SiOC或SiC)依次刻蚀顶部抗反射层、层间介质层、扩散阻挡层,刻出金属层沟槽沉积Cu扩散阻挡层和种子层,电镀铜填充沟槽并退火CMP去除多余电镀铜、种子层和阻挡层依次沉积SiC(扩散阻挡层和刻蚀停止层),低k介质A,SiC,低k介质B和SiN (扩散阻挡层和CMP停止层)光刻,依次刻蚀SiN,ILD-B,SiC和ILD-A,形成通孔干法去胶,重新光刻,刻蚀ILD-B,形成Metal2的沟槽干法去胶,刻蚀底部SiOC沉积Cu阻挡层和种子层,电镀铜并退火,Cu CMP,重复Metal2的过程,沉积剩余的金属层。

页: [1]
查看完整版本: 90nm&65nm CMOS逻辑工艺整合